

Вопросы к зачету по курсу «ЭВМ и периферийные устройства»

1. Определение архитектуры и микроархитектуры компьютера. Архитектурные принципы компьютера фон Неймана.
2. Структурная схема компьютера фон Неймана. Порядок функционирования компьютера фон Неймана.
3. Узкие места компьютера фон Неймана. Направления усовершенствования компьютера фон Неймана. Примеры усовершенствований.
4. Понятие архитектуры (ISA – Instruction Set Architecture). Вопрос выбора формата команд. Способы адресации операндов.
5. CISC-архитектуры: предпосылки создания, отличительные особенности. Пример CISC-архитектуры. Способ исполнения CISC-команд в современных процессорах.
6. RISC-архитектуры: предпосылки создания, отличительные особенности. Пример RISC-архитектуры.
7. Сравнение особенностей CISC и RISC на примере архитектур x86 и ARM.
8. Основные понятия организации памяти: адрес, ячейка, машинное слово, регистр, регистровый файл, команда, память, оперативная память.
9. Принцип локальности ссылок. Локальность по пространству и по времени. Влияние принципа локальности на организацию подсистемы памяти.
10. Иерархия памяти современных компьютеров. Характеристики уровней иерархии. Цели создания иерархии памяти.
11. Задача кэш-памяти. Организация кэш-памяти. Основные параметры кэш-памяти.
12. Задачи кэш-контроллера. Действия кэш-контроллера по запросам на чтение и на запись данных.
13. Способы отображения данных из оперативной памяти в кэш-память. Преимущества и недостатки каждого способа.
14. Устройство множественно-ассоциативного кэша. Алгоритм выбора ячейки кэш-памяти для загрузки заданного элемента данных.
15. Сравнение различных способов обращения к данным в памяти с точки зрения латентности.
16. Виды кэш-памяти, имеющейся в процессоре, с точки зрения разных критериев.
17. Проблема поддержания когерентности кэш-памяти. Её решение в современных микропроцессорах.
18. Виртуальная память: определение, предпосылки введения, основной принцип, решаемые задачи.

19. Страницчная организация виртуальной памяти. Преобразование виртуальных адресов в физические при страницной организации. Поддержка преобразования процессором.
20. Техника конвейеризации в процессоре. Основные ступени конвейера. Основные характеристики конвейера.
21. Причины замедления работы процессорного конвейера. Способы их преодоления.
22. Техника переименования регистров. Её назначение. Примеры её реализации в различных архитектурах.
23. Техника предсказания переходов. Её назначение. Основные способы предсказания переходов. Примеры динамических предсказателей.
24. Техника предсказания переходов. Гибридный динамический предсказатель переходов: схема и принцип работы.
25. Схема процессорного конвейера с учётом средств преодоления задержек в его функционировании.
26. Уровни параллелизма в процессорах. Примеры реализации каждого уровня параллелизма. Требования к программам для использования соответствующих уровней параллелизма.
27. Архитектуры с параллелизмом на уровне данных. Основные виды и их отличительные особенности. Примеры конкретных реализаций.
28. Классификация микроархитектур с параллелизмом на уровне команд. Примеры из каждого класса.
29. Суперскалярные процессоры и VLIW-процессоры: основные характеристики и отличия. Примеры суперскалярных и VLIW-процессоров.
30. Структура суперскалярного процессора с переупорядочением команд. Принцип работы буфера переупорядочения. Пример процессора с переупорядочением команд.
31. Основные идеи VLIW-архитектур. Отличительные особенности VLIW-процессоров. Примеры VLIW-процессоров.
32. Средства повышения производительности в процессорах архитектуры Itanium.
33. Реализация многопоточного исполнения в процессорах. Программная и аппаратная многопоточность. Типы аппаратной многопоточности.